MEMORY, MANUFACTURE THEREOF AND METHOD OF WRITING AND READING INFORMATION

Publication number: JP11040758 (A)

Publication date: 1999-02-12

Inventor(s): TAKIZAWA YUTAKA; TAKEUCHI FUMIYO; SUGA KATSUYUKI; MISHIMA YASUYOSHI +

Applicant(s): FUJITSU LTD +

Classification:

- international: H01L27/10; H01L27/10; (IPC1-7): H01L27/10


- European:

Application number: JP19970197374 19970723

Priority number(s): JP19970197374 19970723

Abstract of JP 11040758 (A)

PROBLEM TO BE SOLVED: To form memory cells on a substrate low in heat resistance or difficult to form a high-quality p-n junction, by breaking the insulation between bumps formed on first electrodes and second electrodes to form denatured regions between the first and the second electrodes. SOLUTION: On the surface of a glass substrate 10. electrodes 12 having protrusions 14 for concentrating an electric field are formed with an insulation film 16 formed on the electrodes 12 to insulate the electrodes 16 from electrodes 18. On the film 16 electrodes 18 are formed, facing the electrodes 12. The insulation between the electrodes 12, 18 of memory cells is broken to form high conductivity denatured regions between the electrodes 12, 18, thereby writing a logic value 1. The insulation between the electrodes 12, 18 is held to set the memory cell information to logic value 0, thus forming memory cells on a substrate low in heat resistance or difficult to form a high-quality p-n junction.



Data supplied from the espacenet database — Worldwide

(19)日本国特許庁 (JP)

四公開特許公報(A)

(11)特許出願公開番号 特**排平11**-40758

(43)公開日 平成11年(1999) 2 月12日

(51) Int.Cl. ⁸		
HOLL	97/10	

韺	洲	įΩ	号
4	9	1	

FI H01L 27/10

431

審査請求 未請求 請求項の数13 OL (全 11 頁)

(21)出版番号	特順平9-197374	(71)出題人	000005223
			富士通株式会社
(22) 出版日	平成9年(1997)7月23日		神奈川県川崎市中原区上小田中4丁目1番
			1#
		(72) 発明者	推荐 裕
			神奈川県川崎市中原区上小田中4丁目1番
			1号 富士通株式会社内
		(72) 発明者	竹内 文代
			神奈川県川崎市中原区上小田中4丁目1番
			1号 富士通株式会社内
		(74)代理人	
			,
			基故質で結え


(54) 【発明の名称】 記憶装置及びその製造方法、並びに情報書き込み方法及び情報読み出し方法

(57)【要約】

【課題】 耐熱性の低い基板上や高品質のpn接合を形成することが困難な基板上にもメモリセルを形成することが不動性な基板上にもメモリセルを形成することができる記憶装置及びその製造方法、並びにその記憶装置の情報書き込み方法及び情報読み出し方法を提供する。

【解決手段】 基板10と、基板10上に形成され、表 側に突起14が形成された第1の電極12と、第10 転12上に形成された発展列とた。終録間16上に形 成された第2つ電極18とを有し、突起14と第2の電 極18との間の絶縁頭18とを有し、突起14と第2の電 を記録20電極18との配変質領域を形成することに より情報を書き込む。

本発明の第1実施形態による記憶装置を示す新面肉



【特許請求の範囲】 【請求項1】 基板と、

前記基板上に形成され、表面に突起が形成された第1の

前記第1の電極上に形成された絶縁膜と、

前記絶縁膜上に形成された第2の電極とを有し、

前記突起と前記第2の電極との間の前記絶縁機を絶縁破壊して前記第1の電極と前記第2の電極との間に変質領域を形成することにより情報を書き込むことを特徴とする記憶装置。

【請求項2】 請求項1記載の配憶装置において、 前記第1の電極に接続され、書き込まれた情報を検出す るトランジスタを更に有することを特徴とする記憶装

【請求項3】 基板と、

前記基板上に形成されたソース電極と、

前記基板上に、前記ソース電極に雑間して形成されたド レイン電極と、

前記基板上、前記ソース電極上、及び前記ドレイン電極 上に形成され、表面に突起が形成された活性層と、 前記活性層上に形成されたゲート絶縁膜と、

前記ゲート総縁膜上に形成されたゲート電極とを有し、 前記突起と前記ゲート電極との間の前記ゲート絶縁膜を 総縁破壊して前記活性層に変質領域を形成することによ り情報を書き込むことを特徴とする記憶装置。

【請求項4】 請求項1又は2記載の記憶装置の情報書き込み方法であって。

前記第1の電優と前記第2の電極との間に所定の電圧を 印加し、前記突起と前記第2の電極との間の前記絶縁膜 を絶縁破壊して、前記第1の電極と前記第2の電極との 間に前記変質領域を形成することにより情報を書き込む ことを終稿とする情報を表込み方法。

【請求項5】 請求項3記載の記憶装置の情報書き込み 方法であって、

前記活性層と前記ゲート電極との間に所定の電圧を印加 し、前記突起と前記ゲート電極との間の前記ゲート絶縁 膜を絶縁破壊して、前記活性層に前記変質領域を形成す ることにより情報を書き込むことを特徴とする情報書き ぶみ方法

【請求項6】 請求項1又は2記載の記憶装置の情報読み出し方法であって、

前記第1の電極と前記第2の電極との間に所定の電圧を 印加し、前記第1の電極と前記第2の電極との間に流れ る電流に応じて書き込まれた情報を検出することを特徴 とする情報辞述出し方法。

【請求項7】 請求項3記載の記憶装置を用いた情報読み出し方法であって、

前記ゲート電極に所定の電圧を印加したときに流れるドレイン電流に応じて書き込まれた情報を検出することを 特徴とする情報読み出し方法。 【請求項8】 基板上に第1の電極を形成する第1電極 形成工程と、

前記第1の電極表面に突起を形成する突起形成工程と、 前記第1の電極上に、絶縁膜を形成する絶縁膜形成工程

と、 前記絶縁膜上に第2の電極を形成する第2電極形成工程

とを有することを特徴とする記憶装置の製造方法。 【請求項9】 請求項8記載の記憶装置の製造方法にお

前誌突起形成工程は、前記第1の電極上に金属模又は半 線体膜を放勝する成膜工程と、フォトエッチングにより 前記金属限又は300半2年機をかったのでは、 クレて、前記第1の電極上に前記突起を形成するパター ニング工程とを有することを特徴とする記憶装置の軽池 方法。

【請求項10】 請求項8記載の記憶装置の製造方法に おいて、

前記突起形成工程では、前記第1の電極を溶解し、溶解 した前記第1の電極を凝固することにより、前記第1の 電極表面に前記突起を形成することを特徴とする記憶装 置の製造方法。

【請求項11】 請求項8記載の記憶装置の製造方法に おいて

前記第1電極形成工程では、導電性金属酸化膜より成る 前記第1の電極を形成し、

前記学矩形成工階は、前記導管性金原般化原の表面を選 元して金属粒千を形成する還元工程と、アモルファスシ リコンを堆積して前記金属松子部に前記でモルファス シリコンを成長して、前記金配子を計記アモルファス シリコンを成長して、前記金配子を予モルファスシリ コン堆積工程とを有することを特徴とする記憶装置の製 治方法。

【請求項12】 請求項11記載の記憶装置の製造方法 において

前記導電性金属酸化膜は、酸化スズ膜、酸化インジウム 膜、酸化亜鉛膜、又は不純物を導入した酸化インジウム 膜であることを特徴とする記憶装置の製造方法。

【請求項13】 請求項8乃至12のいずれか1項に記載の記憶装置の製造方法において、

前記基板は、ガラス基板、又は絶縁膜を形成したシリコン基板であることを特徴とする記憶装置の製造方法。 【 発明の詳細な説明】

【10001】

【発明の属する技術分野】本発明は、記憶装置に係り、 特にユーザが情報を書き込むことのできる読み出し専用 の記憶装置及びその製造方法、並びに情報書き込み方法 及び情報読み出し方法に関する。

[0002]

【従来の技術】近年、アプリケーションソフトやデータ の大容量化に伴い、大容量の記憶媒体が普及している。 特に、コンパクトディスク読み出し専用メモリ (CD-ROM、Compact Disk-Read Only Memoly) は、雑誌や書籍に添付されるほど普及している。

[0003]しかしながら、CD-ROM等のディスク 型の記憶媒体は、機械的で読み出し機構を用いて読み出 されるため、アクセススピードが遅いという問題があ る、従って、CD-ROM等のディスク型の記憶媒体 は、速いアクセススピードが要求される用途には急して いない。これた別し、アクセススピードが強い遺憾装置 として、ヒューズ型のPROM (Programble Read-Oil y Memoly) やゲイオード被使型のPROM等の半導体記 体装置が出たないと、

10004] ヒューズ型のPROMは、論理値の水販を書き込みたいメモリセルに遊水で電液を浸して、高減度に不稼物を添加したポリシリコンに わ成らヒューズを切ることによって情報を書き込むことができる構造になっている。ヒューズが簡単されたメモリセルにおいては、トランジスタがオンするか石かを他計することにより書き込ましている情報を表現なることができる。しかし、ヒューズ型のPROMでは、ヒューズとなるポリシリコン配線を形成するためには高温のプロセスを用いて動きないに対し、新機を低いがフまなを用いて動き立とにできなかった。このため、能様を倒いて対している。新機を低いがフまなを用いて動きことにできなかった。このため、従来のヒューズ型のPROMでは、またでは、またであいまたが、新機を低いがフまなを用いて動きことにできなかった。このため、従来のヒューズ型のPROMは、高値ではあるが開燃性の高いシリコン基度を用いて戦争されていた。

[0005]また、ダイオード破壊型のPROMは、互 いに進方向に接続したpn接合ゲイオードの1つを遊び イアンを印加して破壊することで、誘導値1のが聴を書 き込むことができる精造になっている。ダイオード破壊 型のPROMでは、高品質なpn投合を形成するため 大路の少ない結晶が必要である。このため、従来のゲイ オード破壊型のPROMは、高値ではあるが結晶性の良 いシリコン基度を用いて製造されていた。

【0006】また、メモリセル、トランジスク、又は異なった機能を有するIC(Integrated Circuit)等を複数の順に精脚した構造を有する3次元LSI(Large Sealentegration)が奨楽されている。3次元LSIは、標準化による高楽様化、それぞれ異なる機能を与しての集積による高速化でを実現しるものとして期待されている。

【発明が解決しようとする問題】しかしながら、上記の ヒュー工型のPROMやダイオード環境型のPROM は、高値なシリフェ装板上にメモリセルを形成しなけれ ばならないので、コストバフォーマンスが悪かった。ま た、ガラス基板に観熱性や結晶性に問題があるため、L Cluquid Crystal Display)等のガラス基板上に は、上記のヒューズ型のPROMやダイオード複数型の PROMを形成することはできなかった。

(0008] また、3次元LSIでは、アルミ配線等が 行われた層の上に、高温の忠線工程が必要とされる他の 層を晩食すると、アルミ能等が溶解してしまうため襲 途が程度であった。本売990目的は、耐熱性の低い基板 上や高品質のの上接合を形成することが阻撃な差形と もメモリセルを形成することができる影情装置及びその 製造方法、並びにその記憶装置の情報書き込み方法及び 情報配か出し方法を提供することにある。

[0009]

【環題を解決するための手段】上記目的は、基軟と、前 記基板上に形成され、表面に突起が形成された準計の電 極と、前記第1の電極上形成された維維膜と、前記絶 経験上に形成された第2の電極とを有し、前記完極と 記第2の電極との間の前記継機を起終破壊して前記第 1の電極と前記第2の電極との間に変質領域を形成する ことにより精機を書き込むことを特徴とする記憶装置に より速度される。これにより、表面に突起が形成された まりで重度、接触器、及び第2の電極と低い温度で形成 することができるので、耐熱性の低い基板上にメモリセルを形成することができる。また、表面に突起が形成され した事1の電極、終地線、及び第2の電極低にいる形成する とができるので、耐熱性の低い基板上にメモリセルを形成することができる。また、表面に突起が形成さ たとがはする必要がないので、高品質なpn接合を形成するとができる。

【0010】また、上記の記憶装置において、前記第1 の電極に接続され、書き込まれた情報を検出するトラン ジスタを更に有することが望ましい。また、上記目的 は、基板と、前記基板上に形成されたソース電棒と、前 記基板上に、前記ソース電極に離間して形成されたドレ イン電極と、前記基板上、前記ソース電極上、及び前記 ドレイン電極上に形成され、表面に空紀が形成された活 性層と、前記活性層上に形成されたゲート絶縁離と、前 記ゲート絶縁膜上に形成されたゲート電極とを有し、前 記突起と前記ゲート電極との間の前記ゲート絶縁膜を絶 縁破壊して前記活性層に変質領域を形成することにより 情報を書き込むことを特徴とする記憶装置により達成さ れる。これにより、ソース電極、ドレイン電極、表面に 突起が形成された活性層、ゲート絶縁膜、及びゲート電 極を低い温度で形成することができるので、耐熱性の低 い基板上にメモリセルを形成することができる。また、 ソース電極、ドレイン電極、表面に突起が形成された活 性層、ゲート絶縁膜、及びゲート電極にはpn接合を形 成する必要がないので、高品質なPn接合を形成するこ とが困難な基板上にもメモリセルを形成することができ 8.

【0011】また、上記目的は、上記の記憶装置の情報書き込み方法であって、前記第1の電極と前記第20電程との間に所定の電圧を印加し、前記等足と前記第2の電報との間の前記路経験度を経接破壊して、前記第1の電

極と前記第2の電極との間に前記変質領域を形成することにより情報を書き込むことを特徴とする情報書き込み 方法により達成される。

【0012】また、上記目的は、上記の記憶装置の情報 書き込み方法であって、前記活性層と前記ゲート電極と の間に所定の電圧を印加し、前記突起と前記ゲート電極 との間の前記ゲート絶縁膜を絶縁破壊して、前記活性層 に前記変質領域を形成することにより情報を書き込むこ とを特徴とする情報書き込み方法により達成される。ま た、上記目的は、上記の記憶装置の情報読み出し方法で あって、前記第1の電極と前記第2の電極との間に所定 の電圧を印加し、前記第1の電極と前記第2の電極との 間に流れる電流に応じて書き込まれた情報を検出するこ とを特徴とする情報読み出し方法により達成される。 【0013】また、上記目的は、上記の記憶装置を用い た情報読み出し方法であって、前記ゲート電極に所定の 電圧を印加したときに溶れるドレイン電流に応じて書き 込まれた情報を検出することを特徴とする情報読み出し 方法により達成される。また、上記目的は、基板上に第 1の電極を形成する第1電極形成工程と、前記第1の電 極表面に突起を形成する突起形成工程と、前記第1の電 極上に、絶縁膜を形成する絶縁膜形成工程と、前記絶縁 膜トに第2の電極を形成する第2電極形成工程とを有す ることを特徴とする記憶装置の製造方法により達成され る、これにより、表面に突起が形成された第1の電極、 絶縁膜、及び第2の電極を低い温度で形成することがで きるので、耐熱性の低い基板上にメモリセルを形成する ことができる。また、表面に突起が形成された第1の電 極、絶縁膜、及び第2の電極にはpn接合を形成する必 要がないので、高品質なpn接合を形成することが困難 な基板上にもメモリセルを形成することができる。

[0014]また、上記の新植鉄類の製造方法において、前位実生形成工程は、前配第10電核上に金属製工 は半路体限を破壊する成集工程と、フォトエッケングにより制造金属製又は前記半等体限を所定の形状にパケーニングして、前部第10電板上前記型起手が終止了程であることが望ましい。また、上記の記憶装置の製造方法において、前記突起形成工程では、前記第10電路を海解し、海解した前記第10電路を海解しの電路を通明することにより、前記第10電路表面に前記突起を接続することにより、前記第10電路表面に前記突起を接続することが望ましい。

(0015)また、上記の記憶装置の製造方法において、前記第1電転形成工程では、準確性全原盤化限より 成を前部第10転除を形成工程では、準確性全原盤化限より 記導電性全原盤化限の表面を選元して金属粒子を形成す る週元工程と、アモルファスシリコンを規程して前記金 競社「部に前記アモルファスシリコンを規長して 記金属粒子と前記アモルファスシリコンとは見た 起を形成でも前記アモルファスシリコンと様程工程とを有する ことが窒ましい。 【0016】また、上記の記憶装置の製造方法において、前記等電性金属機能限限は、酸化ス乙炔、酸化乙乙炔、酸化乙乙炔、医化工品等を導入した酸化インジウム膜であることが望ましい。また、上記の記憶装置の製造方法において、前記基限は、ガラス基板、又は絶縁履を形成したシリコン基板であることが望ましい。 【0017】

【発明の実施の形態】

[第1集総形態] 本発明の第1実施形態による記憶装置 及びその製造方法を図1万至図3を用いて説明する。図 1は、本実施形態による記憶装置を示す断面図である。 図2は、本実施形態による記憶装置の動作原理を示す断 面図である。図3は、本実施形態による記憶装置の動資 方法を示す1万期面図である。

[0018] 図1は、本実施形態による記憶装置におけるメモリセルを示している。ガラス基板10上には、電 界を集中するための散数の突起14分体配に形成された電極12分形成されている。電極12は、A1等の金属により形成してもよいし、半導体により形成してもよりの表しました。実施14は、程度円強肥に形成されており、高さは約50mm、底肌の直接は約0.8μmである。このような突起14は、電極12上にC1版を形成した後、フォトリソグラフ・技術によりパケーニングして飛波することができる。たお、突起14は、円燥形に限度されるものではなく、突起14位に電界を集中できるならば円柱状などいかなる形状でもよい。

【0019】表面に突起14が形成された電積12上に は、電配12年配18とを絶縁するための絶慮関16 が形成されている。 絶縁関16は、シリコン酸化酸でも よいし、窒化シリコン酸等でもよい。 絶縁限16上に は、電配12に対向する電瓶18が形成されている。電 低18は、A1等の金属により形成してもよいし、半導 体により形成してもよい。

【0021】また、ガラス悪族10上には、活性帰32 が形成されている。活性層32は、アモルファスシリコン酸であり、プラズマCVD (Plasma Grenical Vapor Deposition) 法等により形成することができる。ソース 電艦24と活性第12との間には、ソース電艦24と活性層32とを接続するためのコンタクト層26が形成されている。また、ドレイン電艦28と活性層32との間には、ドレイン電艦28と活性層32との同じは、ドレイン電艦28と活性層32との同じは、ドレイン電艦28と活性層32とを接続するのコンタクト層30が形成されている。コンタクト層36、30は、不軽ო後として下が導入されたアモルファスシリコン酸であり、プラズマCVD送率により形成する ことができる。

【0022】活性第32上には、壁化シリコン県より成るゲート総線限34が形成されている。ゲート総線限34上には、C・順より成るゲート電輪56が形象されている。このようにして、ソース電極24、ドレイン電極26、活化暦32、ゲート建線限34、ゲート電線36等とり始るトランジスタ22が開始まれている。

【0023】次に、図1及び図2を用いて、木実施彩館による記憶装置の新作こいて説明する。図2は、記憶な20の精板要素のみを示しており、便宜上その他の構成要素を省略している。図2(a)は絶縁破壊が発生していない記憶部を示しており、図2(b)は絶縁破壊が発生している。配2(a)は絶縁破壊が発生している。配2(b)は絶縁破壊が発生した記憶器を示している。

[0024]本実施形態による記憶装置は、記憶第20 の電艦12と電極18との間で絶縁破壊を発生すること により、例えば頑頭値1を書き込むものである。一方、 絶縁破壊を発生しないければメモリセルは消煙値0を示 すこととなる。まず、本実施形成による記憶装置に情報を書 き込む場合にいいて剥削する。記憶装置に情報を書 多込む場合には、記憶装置のウラベでのメモリセルの電 値18とドレイン電艦28に、ドレイン電艦28間が になるように所定の電圧を印加する。例えば、所定の電 ドとして2024を加する。例えば、所定の電 ドとして2024を加する。

【0025】次に、各々のメモリセルに順次情報を書き 込んでいく。例えば、メモリセルに論理値1を書き込み たい場合は、メモリセルのゲート電極36にトランジス タ22をオンにするための所定の電圧を印加する。所定 の電圧としては、例えば10Vを印加する。すると、ト ランジスタ22がオンとなり、電極18と電極12との 間に電圧が印加され、電極12の突起14近傍に電界が 集中する。突起14近傍に電界が集中すると、絶縁破壊 が発生し、図2(b)に示すように電極12の空紀14 近傍から電極18にかけて導電率の高い変質領域38が 形成される。変質領域38は、絶縁膜16内のみなら ず、電極12、18内にも形成される。これにより、電 極12と電極18とが変質領域38を介して接続され る。なお、変質領域38は少なくとも1つの突起14に 対して形成されれば電極12と電極18とを接続させる ことができるので、変質領域38はすべての突起14に 対して形成される必要はない。なお、変質領域38の導 電率は、電極12、18、及び突起14の材料を適宜選 択することにより、設定することができる。本実施形態 では、電極12、18、及び突起14に導雷率の高い金 属等を用いて変質領域38の導電率が高くしたが、電極 12.18.及び突起14に漢電率の低い物質。例えば 不純物を導入していないシリコン等を用いれば、変質領 域38の導電率を低くすることができる。

【0026】一方、メモリセルのゲート電極36に電圧 を印加しなければ、電極12と電極18との間は絶縁状 態が保持されたままとなるので、メモリセルは論理値0 を示すことなる。このように、本実施形態による記憶 装置では、メモリセルの電配12と電配18との間を絶 継球機化で電極12と電配18との間に準電率の高い変 質領域をすることにより論理値1を書き込み、メモリセ ルの電配12と電配18との間の絶縁状態を保持したま まとすることによりメモリセルの情報を論理値0とする ことができる。

【0027】次に、本実施形態による記憶装置から情報を読み出げ場合について説明する。 大実施形態による記憶装置から情報を接続しませる。 記憶装置から構造なりませる。 記憶装置からでは、 記憶装置からでは、 記憶は、 下レイン電船28億万になるように所定の電圧を印加する。 次に、 読み出したいメモリセルのトランジスタ22のゲート電船36に、トランジスタ22をオンするための所定の電圧を印加する。 次に、 トランジスタ22をオンするための所定の電圧を即加する。

【0028】 練聞強1が終き込まれたメモリセルでは、電極12と電極18との間が停運しているので、トランジスク22にドレイン電池が洗れる。一方、熱理値08 示すメモリセルでは、電塩12と電塩18との間で絶縁 状態が保持されているので、トランジスク22にドレン電流が流れなか。 従って、ドレイン電流が流れるか否かを検討することにより、書き込まれた情報を読み出すことができる。

【0029】次に、本実施形態による配憶装置の製造方法を図るを用いて説明する、トランジスタ2は遠常の 下FT (Thin Fila Transistor) の製造方法と同様に形成することができるので、配憶部20の製造方法のみを示す。まず、ガラス基板10上に、スパッタ法により、A1層より成る電極12を形成する(図3(a)参照)。

【0031】次に、突起14が形成された電極12上に、アラズマCVD法により、酸化シリコン膿16を形成する。原料カスとしては、シランガスと亜酸性栄素が スを用いる。この様、絶縁膜16上に、スパック法によりAI屑より成る電極18を形成する。このようにして、未実施形態による記憶装置を形成することができ

【0032】【第2実施形態】本界明の第2実施形態による記憶装置及びその製造方法を図4月至図6を用いて 動明する。図4は、本実施形態による記憶装置を示す断 間望である。図5は、本実施形態による記憶装置のゲート電圧・ドレイン電波討性を示すグラフである。図6 は、未実施形態とる記憶装置のゲート 面図である。図1 乃至図3 に示す第1 実施形態による記 憶装置及びその製造方法と同一の構成要素には、同一の 符号を付して説明を省略または簡潔にする。

[0033] 本実施形態による記憶装置は、メモリセル がトップゲート型のスタが型トランジスタであることに 主な特徴がある。図4は、本実施形態による記憶装置の メモリセルを示している。ガラス基板10上には、ソー ス電権22とドレイン電権28とが離間して形成されて いる

【0034】また、ガラス基板10上には、活代側32 が形成されている。活性層32は、アモルファスシリコ ン酸であり、プラズマCVD法等により形成することが できる、ソーズ電板24と活性層32との間には、ソー 不電路24と活性層32とを接続するためのコンタクト 層26が形成されている。また、ドレイン電板28と活性層32とを接続するためのコンタクト を接続するためのコンタクト層30形成されている。コンタクト層26、30は、不純物としてPが導入され たアモルファスとリコン版であり、プラズマCVD法等 により形成することができる。

[0035] 活性間320水面には、Crより成る複数の突起14分形成されている。突起14は、ほぼ円建砂に形成されており、高さは約50 nm、底面の面径は約0.8 μmである。このような突起14は、活性間32比Cr原を形成した後、フォトリグラフィ技術によりパターニングして形成することができる。突起14が形成されて活性周32上には、壁化シリコン展より成るゲート総縁限34が形成されている。ゲート総縁限34が形成されている。Cr層より成るゲート電極36が形成されている。Cr層より成るゲート電極36が形成されている。Cr層より成るゲート電極36が形成されている。

[0036]次に、本実施形態による記憶装置の動作を 図るを用いて説明する、記憶装置に情報を書き込む場合 には、記憶装置内のすべてのメモリセルのソース電船2 4とドレイン電能28に、ドレイン電能28脚が正にな るように所定の電圧を印ます。例えば、所定の電圧と して10Vを印加する。次に、各々のメモリセルに順次 情報と書きなったいく。

【0037】例えば、メモリセルに論解値のを書き込み たい場合は、メモリセルのゲート電極36にトランジス をもすいにするための所定の電圧を印頭する。すると、 活性層32に形成されるケーネル領域(図示せず)とゲート電極36との間に電圧が印面されるため、突起14 近続に電界が集中する。突起14近衛、電界が乗中すると、絶縁破壊が発生し、突起14近衛、高標管32かが一ト電極36にかけて変質前域(図示せず)が形成される。また、このとき、活性層32にも変質領域ですが、が形成される。活性層32はアモルファスシリコン酸であるため、活性層32内には薄電率の低い変質領域が形成される。

【0038】一方、メモリセルのゲート電極36に電圧

を印加しな付れば、活性層32に導電性の低い変質領域が形成されないので、光モリセルは結婚種1を示すこと となる。このように、本実施形態による記憶装置では、メモリセルの活性層32に専電性の低い変質領域を形成 することにより論理値02 書き込み、メモリセルの活性 層32に変質領域を形成しないことによりメモリセルの 情報を治理値1とすることができる。

[0039]次に、本実地汚郷による記憶装置から情報を読み出す場合について説明する。記憶装置から情報を 診み出す場合は、記憶装置内のブベのメモリセルのソ ース電極24とドレイン電極28との間に、ドレイン電 極28間が正になるように1Vの電圧を印加する。次 にかあ出しないメモリセルのゲート電路36に、トラ ンジスタをオンするための所定の電圧を印加する。

【0040】 論理類のが書き込まれたメモリセルでは、 メモリセルの活性局32に準電性の低い変質環域が形成 されているため、ドレイン電流はカザルしか流れない。 この傷ら、ゲート電圧・ドレイン電流特性は、図5のグ ラフの一点鏡線のような特性を示す。一方、論理値1を 示すメモリセルでは、メモリセルの活性男2と変質領域が形成されていないので、ドレイン電流が流れる。こ のとき、ゲート電圧・ドレイン電流が流れる。こ のとき、ゲート電圧・ドレイン電流が流れる。こ の変態のような特性を示す。

【0041】従って、ドレイン電流の値がしきい値以上 か否かを検討することにより、メモリセルの情報を検出 することができる。このようにして、本実施形態による 記憶装置か信報を読み出すことができる、次に、本実 施形態による記憶装置の製造方法を図6を用いて説明す

【0042】まず、ガラス基板10上に、スパック法に よりA1層を形成し、ソース電極とドレイン電極の形状 にパターニングして、ソース電極24とドレイン電極2 8とを形成する。この後、ガラス基板10上、ソース電 板24上、及びドレイン電海28上に、プラズマCVD 法により、不純物としてPが導入されたアモルファスシ リコン限29を形成する。【(図6(a)参照)、

【0043】次に、ソース電影24とドレイン電影28 との間の所定削減のアモルファスシリコン29をパター ニンプして、ガラス基板10表面を露出させる。この 後、露出したガラス基板10表面を露出させる。この 後、窓出したガラス基板10点、及びアモルファスシリ コン腹29上に、アラズマCVDはにより、アモルファスシリコン膜より成る活性層32を形成する。この後、 活性期2上に、スパップ表により、展開約50μmの C・勝40を形成する【図6 (1) 参照】、

【0044】次に、フォトレジストを塗布し、突起14 を形成する環域に直径約0.8μmの円形パターンを形成し、エッチングすることにより突起14を形成されて活性 個区(Cc)参照)、次に、突起14が形成された活性 層32上に、プラズでCVD法により。変化シリコン膜 より成るゲート陸緩襲34を形成する。この後、ゲート 絶縁限34上に、スパック法により、C r 雇より成るゲ ート電極36を形成する。この後、余分な領域のアモル ファスシリコン29、活性限32、突起14、ゲート絶 縁膜34、及びゲート電極36をパターニングして、本 実維形態による記憶装置を形成することができる(図6 (d) ※昭)

【0045】[第3実施形態]本発明の第3実施形態に よる記憶装置の製造方法を図7を用いて説明する。図7 は、本実施形態による記憶装置の製造方法を示す工程断 面図である。図1万至図6に示す第1又は第2実施形態 による記憶装置及びその製造方法と同一の構成要素に は、同一の符号を付して説明を省略または簡潔にする。 【0046】第1及び第2実施形態では空紀14をフォ トリソグラフィ技術を用いて形成したが、本実施形態で はフォトリソグラフィ技術を用いずに突起14を形成す ることに主な特徴がある。まず、ガラス基板10上に、 プラズマCVD法により、アモルファスシリコン群42 を形成する。アモルファスシリコン膜42の膜厚は、2 0~100nmの範囲ならよいが、約50nmが望まし い。この後、電気炉にて、450℃、2時間の熱処理を 加え、アモルファスシリコン膜42内に含まれている水 素ガスを離脱させる(図7(a)参照)。

【0047】次に、被長308nmのXeC1エキシマレーザにより、繋外機を照付し、アモルファスシリコン 現42を溶解する。照射する影性株のエネルギー密度は340mJ/cm²とし、照射時間は100ns以下とする。このようにエキシマレーザを用いて加熱すれば、知時間でしかもアモルファスシリンで繋びげを選択的に加熱することができるので、ガラス基板10に発的なダメージを与えることなくアモルファスシリコン膜42を溶解することができる(図76)。参照)。

【0048】次に、溶解したアモルファスシリコン膜4 2を凝固して、ポリシリコン膜44を形成する。このよ うにして形成されたポリシリコン膜44は、多数の結晶 粒46より構成されている。結晶粒46同士の境界は、 粒界48と呼ばれている。粒界48近傍には、突起14 が形成される。突起14は、結晶約46が凝固する際。 結晶粒46の中心から結晶化が進むために結晶粒46の 端部が降起して形成されると考えられる。このような觀 点から本願発明者が鋭意検討を行った結果、膜厚約50 nmのアモルファスシリコン膜では高さ約20~50n mの突起14が形成され、膜厚30nmのアモルファス シリコン膜では高さ約100 nmの突起14が形成され ることがわかった。このようにアモルファスシリコン膜 42の厚さを変えることにより突起14の高さを変える ことができるので、所望の高さの突起14を得られるよ う、アモルファスシリコン膜42の厚さを適宜設定すれ ばよい(図7(c)参照)。

【0049】次に、プラズマCVD法により、膜厚12 0nmの酸化シリコン膜より成る絶縁膜16を形成す る。原料ガスとしては、シランガス、及び運搬や産業ガ 太を用いる。この後、DCスパック法により、膜厚30 OnmのA I 膜より成る電像18を形成する(図7 (d)参照)、このように、本実施形態によれば、フォ トリングラフィ技術を用いずにポリシリコン膜44表面 に突起14を発液することができる。

【0050】【節々実施形態】本発明の第4実施形態による記憶装置の解動」大を図るを用いて断明する。図8 は、木実施形態による記憶装置の製造方法を示さて程断 回図である。図1万至図7に示す第1万至第3実施形態 による記憶装置及びその製造方法と同一の構成要素に は、同一の約49件1で観測を音略または簡単にま 、10051】本実施形態では、第1万至第3実施形態と 異なる方法により突退を形成することに主な特徴がる 。まず、ガラ本観10上に、DC スパッタ法によ り、不純物としてSnを活加した膜厚50nmのITO (Indium-lin-Oxide) 膜50を形成する(図8(a)参 照)。

【0052】次に、平行平板型のプラスマCVD整置内に乾置し、ガラス基板10を200℃以上、望ましくは 260℃にまで加熱した後、水素プラスマを発生きせる。水素プラスマは還元性が強いので、酸化駅より成る ITO服ちのは容易に遷元され、In及びSn粒子52がITO服ちの上に形成される(図S化)参照)。 たい、プラズマCVD法により、アモルファスシリコン54を解析する。原料ガスとしては、シランガス及び火素ガスを用いる、ガラス基板10上のIn及びSn粒子52は、アモルファスシリコン54か嫌軟に振して強い触嫌作用を示すので、In及びSn位子52が連携され、In及びSn位子52、及びアモルファスシリコン54が維積され、In及びSn位子52、及びアモルファスシリコン54が維積され、In及びSn位子52、及びアモルファスシリコン54が維積され、In及びSn位子52、及びアモルファスシリコン54が維積され、In及びSn位子52、及びアモルファスシリコン54が連続され、In及びSn位子が表がある。

【0053】次に、プラズマCVD法により、酸化シリコン順より成る能縁期16を形成する。原料ガスとしては、シランガスと亜酸化型素力が全用いる。この後、DCスパック法により限炉300mのの41版より成を電管18を形成する(図8(4)参照)、このように、本実施防御によれば、ITO限50表面に、In及が5n投手14、及びアモルファスシリコン54より成る突起14を形成することができる。

【0054】【東帯実施部園 本発明ま上記実施形態に 限らず種々の実形が可能である。例えば、第1万定第4 実施形態では、トップゲート型のスタカ型トランジスタ を用いて説明したが、ボトムゲート型、又はコプレーナ 型のスタガ型トランジスタでもよいし、MOS型、又は バイボーラ型トランジスタ等に適用してもよい。

【0055】また、第3実施形態では、波長308nm のエキシマレーザを光源として、電極となる膜であるア モルファスシリコン膜を溶解したが、光源はエキシマレ 一ザに限定されるものではなく、電極となる膜の膜厚と 同程度の厚さで減衰する波長の光源であれば、どのよう な光源を用いてもよい。また、第4実施形態において、 ITO膜を用いたが、ITO膜に限定されるものではな く、酸化スス膜、酸化インジウム膜、酸化亜鉛膜等を用 いてもよい。

【0056】また、第1乃至第4実施形態において、ガラス基数に限定されるものではなく、石英や骸化シリコン酸を形成したシリコンウェハなど能能性を有する基板であればあらめる基数を用いてもよい。また、第3実施形態において、シリコンを用いで突起を形成したが、シリコンに限らずアルミーウム、チタン、タングステン、モリブデン等を用いてもよい。【0057】また、第1実統形態において、電衝12にソース電艦24を接続するのではなく、電価12にドレイン電艦24を接続するのではなく、電価12にドレイン電艦24を接続するのではなく、電価12にドレイン電艦24を接続するのではなく、電価12にドレイン電艦24を接続してもよい。

[0058]

【発明の効果】以上の通り、本発明によれば、表面に突起が形成されて電影・結除機関、及び経縁限上に形成され を監禁等を低い温度や形成することができるので、 を監禁等を低い温度や形成することができる。 また、表面に突起が形成された電極、絶縁膜、及び絶縁 膜上に形成された電極等にはり n接合を形成する心要が ないので、高品程文り n接合を形成するとが関膜な基 板上にもメモリルを形成することができる。

【0059】また、本券明によれば、ソース電飯、ドレイン電極、表面に突起が形成された活性層、ゲート総様 膜、及びゲート電極等を低い温度で形成することができ るので、耐熱性の低い速板上にメモリセルを形成すること とができる。また、ソース電極、ドレイン電極、表面に 実践が形成された活性層、ゲート総縁限、及びゲート電 橋等にはの1接合を形成するとが理解な基板上にもメモリセル を形成することができる。

[0060]また、本売明によれば、表面に突起が形成された電配と絶縁限上に形成されて電化を開たの電圧を加い、突起と絶縁限上に形成された電板と発酵上に形成された電板と絶縁単上に形成された電板と地域性に形成された電板と地域性と呼吸された。また、本売明によれば、表面に突起が形成された活性層とケート電板との間、所定の電圧を印加し、突起とゲート電板との間のケート総縁度を経敏速して、活性層に突質刺域を形成することにより情報を書き込むことができる。

【〇〇61】また、本発明によれば、表面に突起が形成 された電極と絶縁膜上に形成された電極との間に所定の 電圧を印加し、表面に突起が形成された電極と経縁膜上 に形成された電極との間に流れる電流に応じて書き込ま れた情報を読み出すことができる。また、本発明によれ ば、ゲート電極に所定の電圧を印加したときに流れるド レイン電流に応じて書き込まれた情報を読み出すことが できる。

【図園の簡単な説明】

【図1】本発明の第1実施形態による記憶装置を示す断 両図である。

【図2】本発明の第1実施形態による記憶装置の動作原理を示す断面図である。

【図3】本発明の第1実施形態による記憶装置の製造方法を示す工程断面図である。

【図4】本発明の第2実施形態による記憶装置を示す断 面図である。

【図5】本発明の第2実施形態による記憶装置のゲート 電圧ードレイン電流特性を示すグラフである。

【図6】本発明の第2実施形態による記憶装置の製造方法を示す工程断面図である。

(図7)本発明の第3実施形態による記憶装置の製造方法を示す工程期面図である。

【図8】本発明の第4実施形態による記憶装置の製造方法を示す工程断画図である。

【符号の説明】

10…ガラス基板

1 2…電極

14…突起

16…絶縁膜 18…電極

20…記憶部

22…トランジスタ

24…ソース電極

26…コンタクト層 28…ドレイン電板

29…アモルファスシリコン膜

30…コンタクト層

32…活性層 34…ゲート絶縁膜

36…ゲート電極

38…李管領域

40…Cr層

42…アモルファスシリコン膜 44…ポリシリコン膜

4.6…結晶粒

48…粒界

50…ITO腺


52…In及びSn粒子


54…アモルファスシリコン


[図1] [図2]

本発明の第1実施形態による記憶装置を示す断面図

本発明の第1実施形態による記憶装織の動作原理 を示す断面図









38…安哲領域


本発明の第2実施形態による記位装備を示す断面図


[図4]











フロントページの続き

(72)発明者 菅 勝行 神奈川県川崎市中原区上小田中4丁目1番 1号 富士通株式会社内 (72)発明者 三島 康由 神奈川県川崎市中原区上小田中4丁目1番 1号 富士通株式会社内